加藤好治
　テクノロジ開発統括部　プロジェクト課長
　富士通ＶＬＳＩ株式会社
Yoshiharu Kato
Project Manager - Technology Development Division
Memory Interface Development Project
Fujitsu VLSI Limited

　加藤好治 　1987年 富士通VLSI株式会社に入社。 　1987年より1MDRAM～128MDRAMの開発、1999年よりFCRAMの開発に従事。 　現在は、メモリ設計の経験を活かし、そのメモリを制御する為のインターフェー 　スの開発を担当。

　Yoshiharu Kato joined Fujitsu VLSI Limited in 1987, where he worked on 　DRAM design from 1M to 128Mbit. He was engaged in FCRAM developments in 　1999. Currently, he is involved in leading memory interface designs for SoC 　with his extensive knowledge and experience in DRAM design.